LVDS測(cè)試,LVDS接口信號(hào)完整性測(cè)試,接口一致性,高速電路穩(wěn)定性測(cè)試


　　差分接收器是一款高阻抗芯片，可以**小至20 mV的差分信號(hào)，將這些信號(hào)放大，以至達(dá)到標(biāo)準(zhǔn)邏輯電位。由于差分信號(hào)具有1. 2 V的典型驅(qū)動(dòng)器補(bǔ)償電壓，而接收器可以接受由接地至2. 4 V的輸入電壓，可以高達(dá)±1 V來(lái)自傳輸線路的共模噪聲。
　　由于邏輯狀態(tài)之間只有300 mV 的電壓差別，電壓變化**快， 但轉(zhuǎn)換速率不會(huì)加快。
　　又由于轉(zhuǎn)變速度減慢，使得輻射場(chǎng)的強(qiáng)度也大幅減弱。同樣，傳輸路線阻抗不連續(xù)性的反射也不會(huì)成為大問(wèn)題，有助減低電波輻射量及信號(hào)的串?dāng)_。
由于LVDS的芯片內(nèi)輸入端一般含有匹配阻抗，LVDS驅(qū)動(dòng)器和LVDS接收器可以用一段連接線直接相連


------------------------------------