DDR眼高測試,眼寬測試,信號完整性測試


DDRPrefetch技術
Double?Data?Rate技術使數據外傳速度提升了一倍，而芯片內部數據數據傳輸速度的提升則是通過Prefetch技術實現的。所謂Prefetch簡單的說就是在一個內核時鐘周期尋址多個存儲單元并將這些數據以并行的方式統一傳輸到IO?Buffer中，之后以更高的外傳速度將IO?Buffer中的數據傳輸出去。這個更高的速度在DDR中就是通過Double?Data?Rate實現的，也正因為如此，DDR芯片時鐘管腳的時鐘頻率與芯片內部的核心頻率是一致的。如下圖所示為DDR的Prefetch過程中，在16位的內存芯片中一次將2個16bit數據從內核傳輸到外部MUX單元，之后分別在Clock信號的上、下沿分兩次將這2?x?16bit數據傳輸給北橋或其他內存控制器，整個過程經歷的時間恰好為一個內核時鐘周期。
　　發展到DDR2，芯片內核每次Prefetch 4倍的數據至IO Buffer中，為了提高外傳速度，芯片的內核時鐘與外部接口時鐘（即DDR芯片的Clock管腳時鐘）不再是同一時鐘，外部Clock時鐘頻率變為內核時鐘的2倍。同理，DDR3每次Prefetch?8倍的數據，其芯片Clock頻率為內核頻率的4倍，即JEDEC標準（JESD79-3）規定的400MHz至800MHz，再加上在Clock信號上、下跳變沿傳輸數據，DDR3的數據傳輸速率便達到了800MT/s到1600MT/s。


------------------------------------